CAE-Entwicklungsumgebung am Lehrstuhl für Rechnertechnik und Rechnerorganisation (LRR)

Einführung:
Mit der am LRR vorhandenen CAE-Software werden im Rahmen von praktischen Arbeiten, wie Systementwicklungsprojekte und Mikroprozessorpraktikas oder Diplomarbeiten durchgeführt. Es werden dabei elektronische Schaltungen mit der notwendigen Betriebssoftware entwickelt, deren Funktion simuliert und anschließend auf einer Leiterplatte untergebracht.
Die Realisierung der Board's und der programmierbaren Bauteile wie CPLD's und FPGA's aber auch ASIC's erfolgt mit entsprechenden Werkzeugen.
Die Werkzeuge für Board-Design und der programmierbaren Logik, die mittels der Hardwarebeschreibungssprache VHDL und graphischer Eingabe realisiert werden, stehen auf Workstation- und PC-Basis zur Verfügung.

Man unterscheidet hier 3 Realisierungsabschnitte:
Beschreibung mit Simulation auf behavioral Ebene, Synthese mit Simulation auf funktionaler Ebene und Implementierung mit Simulation auf Gatterebene.

Entwicklungsumgebung für programmierbare Logik
Am LRR werden unterschiedliche Entwicklungswerkzeuge für programmierbare Logik verwendet. Bis zur Implementierung sind die Werkzeuge vom Bauteilhersteller unabhängig.Außer Schaltplaneingabe wird auch eine graphische Beschreibung von Statemaschinen und die Beschreibung mit der Beschreibungssprache VHDL unterstützt. Außer der Beschreibung des Designs ist es notwendig eine Testbench ebenfalls in VHDL für die anschließenden Tests zu erstellen.
Nach der Übersetzung des Designs wird die Simulation auf der behavioral Ebene durchgeführt. Anschließend erfolgt die Synthese mit anschließender funktionaler Simulation.Auch hier ist es möglich das Design nochmals funktional mittels der Testbench zu simulieren.
Nach der Synthese erfolgt die Implementierung in die Zieltechnologie. Dazu werden herstellerspezifische Werkzeuge verwendet. Es folgen die einzelnen Implementierungsschritte wie Übersetzung , Aufteilung, Plazierung und Verdrahtung, Timinganalyse und letztendlich die Erzeugung der Daten für die Programmierung. Nach Place&Route ist wiederum eine Backannotierung des Designs und der Verzögerungszeiten für die Simulation möglich.
Bei allen Schritten werden Report’s zur Dokumentation generiert.

Systementwicklung
Graphisch können nun die programmierbaren Bauteile und die aktiven , passiven Standard-Bauteile aus unterschiedlichen Hersteller-Libraries (74xx, Kondensatoren, Widerstände usf.) in der Schaltung hierarchisch plaziert und verdrahtet werden.
Anschließend erfolgt die Simulation auf Gatterebene.

Ein Translator übersetzt das Design auf ein Netzlistenformat, das von Place&Route-Tool und für die Erstellung des Layout und der Herstellungsdaten für das Board verwendet werden kann.