Reconfigurable Computing
Schon lange ist es der Wunsch von Hard- und Softwareentwicklern zeitintensive Algorithmen in einer dynamisch rekonfigurierbaren Hardware parallel zum Prozessorlauf abarbeiten zu können.
In der Zwischenzeit ist die Technologie so weit fortgeschritten, daß es möglich ist, die Hardware während der Laufzeit des Programms der Applikation anzupassen. Die unterschiedlichen Hardwarefunktionen sind dabei, ähnlich wie in der Softwaretechnik, in sogenannten Dynamic Link Libraries untergebracht, die zur Laufzeit des Programms geladen werden.
Field Programmable Gate Arrays werden heute mit mehreren Millionen Gates und einer Rekonfigurierungszeit zwischen 100us und 100ms angeboten. Ebenfalls wird es in Zukunft möglich sein diese Bauteile nur teilweise zu rekonfigurieren. Um die Rekonfigurierung möglichst schnell durchführen zu können, werden Techniken wie die Unterbringung der Konfigurierungsdaten in Cache Speichern oder der multiple Einsatz von Bauteilen mit Umschaltung der Funktionalität nach Bedarf verwendet. Beim letzteren werden während der Aktivphase eines Bauteils andere mit neuer Funktionalität geladen um bei Bedarf die neue Funktion sofort ohne Ladezeit ausführen zu können
(Pipelining).
Dieser neuen Technik zur Leistungssteigerung und multiplen Nutzung der Hardware-Recourcen wird auch am LRR Rechnung getragen. Moderne Evaluationsboards und Werkzeuge stehen hier zur Verfügung um rechenintensive Algorithmen durch Verlagerung in Hardware zu beschleunigen.
Im Rahmen von Diplomarbeiten, Systementwicklungsprojekten und Mikroprozessorpraktikum sollen nun interessante Aufgaben aus den Gebieten Kommunikationstechnik, Multimedia und Signalverarbeitung bearbeitet werden.